

Pengukuran Kemampuan Manufaktur PCB Empat Layer di TFME

Vivin Octowinandi^{1*}, Sumantri K. Risandriya¹, Nur Sakinah Asaad¹, Muhammad Naufal Airlangga Diputra¹, Riki Ria¹, Adjie Sukma Pratama¹, dan Nadhrah Wivanius¹

¹Jurusan Teknik Elektro, Politeknik Negeri Batam, Batam, Indonesia

*Email: vivin@polibatam.ac.id

Abstract— Saat ini PCB multi-layer banyak digunakan pada rangkaian elektronik karena mampu menyediakan PCB dengan kepadatan komponen yang lebih tinggi, kecepatan tinggi dan ukuran PCB yang relatif lebih kecil dibandingkan dengan PCB single layer. Untuk menjawab kebutuhan pasar, TFME (Teaching Factory Manufacturing of Electronics) yang merupakan salah satu laboratorium di lembaga Politeknik Batam, dirasa perlu melakukan penelitian untuk mengukur kemampuan produksi di bidang manufaktur PCB multi-layer, khususnya empat layer. Total PCB empat layer yang dibuat adalah sejumlah sembilan belas unit. Adapun metoda yang digunakan untuk mengukur kemampuan TFME dalam membuat PCB empat layer adalah dengan cara mengukur kesesuaian koneksi jalur tembaga terhadap desain dan pengecekan visual kesejajaran antar layer menggunakan mesin x-ray. Dari hasil pengujian dapat diketahui bahwa untuk PCB yang menggunakan via ukuran 0.7mm tidak memiliki cacat jalur putus.

Keyword: PCB interconnect, PCB multi-layer, TFME, Via

Abstract— Currently, multi-layer PCBs are widely used in electronic circuits because they are able to provide PCBs with higher component density, high speed and relatively smaller PCB sizes compared to single layer PCBs. To answer market needs, TFME (Teaching Factory Manufacturing of Electronics), which is one of the laboratories at the Batam Polytechnic Institute, feels it is necessary to conduct research to measure production capabilities in the field of multi-layer PCB manufacturing, especially four layers. The total number of four-layer PCBs made was nineteen units. The method used to measure TFME's ability to make four-layer PCBs is by measuring the suitability of copper line connections to the design and visually checking the alignment between layers using an x-ray machine. From the test results it can be seen that PCBs using 0.7mm vias do not have broken line defects.

Keyword: PCB interconnect, PCB multi-layer, TFME, Via

I. PENDAHULUAN

TEACHING Factory Manufacture of Electronics (TFME) menyediakan jasa di bidang manufaktur produk elektronika. TFME terdiri dari tiga jalur produksi, IC Packaging, manufaktur PCB (*Printed Circuit Board*) dan PCB Assembly/Surface Mount Technology (SMT). Jalur produksi IC Packaging bergerak di bidang pengemasan IC TQFP 100. Jalur produksi manufaktur PCB bergerak di bidang manufaktur PCB. Jalur PCB Assembly (SMT) bergerak di bidang pemasangan komponen elektronika pada PCB, khususnya komponen SMD (*Surface Mount Device*).

Saat ini PCB multi-layer banyak digunakan pada rangkaian elektronik karena mampu menyediakan PCB dengan kepadatan komponen yang lebih tinggi, kecepatan tinggi dan ukuran PCB yang relatif lebih kecil dibandingkan dengan PCB single layer. Hal ini karena PCB multi-layer adalah PCB yang memiliki struktur lapisan konduktor lebih dari dua lapisan, sehingga sarana untuk menyokong koneksi komponen lebih luas dibandingkan dengan PCB single layer atau double layer. Aplikasi PCB multi-layer banyak digunakan pada rangkaian mainboard komputer, perangkat penyimpanan data, transmisi ponsel dan lain sebagainya. Untuk menjawab kebutuhan dunia industri yang terus meningkat, TFME perlu melakukan riset dan pengembangan dalam bidang PCB multi-layer.

Tahapan yang membedakan proses pembuatan PCB multi-layer terhadap PCB *single layer* atau *double layer* adalah pada proses pembuatan PCB multi-layer terdapat proses *stacking* dan proses *pressing*. Proses *stacking* adalah proses penyusunan material atau bahan yang digunakan untuk membangun PCB multi-layer. Sedangkan proses *pressing* adalah proses pengaplikasian tekanan dan panas pada material yang telah disusun supaya material tersebut menyatu dan membentuk PCB multi-layer.

Pada penelitian ini kami mengacu ke beberapa penelitian yang telah dilakukan sebelumnya. Pada penelitian [1] membahas tentang penjadwalan proses pengepresan PCB multi-layer menggunakan Mixed Integer Linear Programming (MILP). Pada penelitian selanjutnya [2], [3], [4], membahas


tentang integritas sinyal dan parameter proses stacking pada PCB multi-layer dengan analisis pada geometri via. Selain itu, pada penelitian yang selanjutnya [5] juga membahas tentang kekuatan ikatan lapisan tembaga dan bahan dielektrik juga dibahas.

TFME sebagai salah satu laboratorium di Politeknik Negeri Batam memiliki kapasitas untuk memproduksi PCB multi-layer. Oleh karena itu, tujuan dari penelitian ini adalah melakukan pengukuran kemampuan TFME pada proses produksi [6] PCB multi-layer.

II. METODE

A. Diagram alur penelitian

Tahap ini menjelaskan tentang alur penelitian PCB empat layer. Diawali dengan pembuatan desain PCB, kemudian melakukan proses pembuatan PCB, setelah itu pengujian, dan diakhiri dengan analisa terhadap hasil untuk mendapatkan kesimpulan. Secara sederhana diagram alur penelitian dapat dilihat pada Gambar. 1.




Gambar. 1. Diagram alur penelitian

B. Desain PCB

Desain PCB empat layer pada penelitian ini adalah desain Arduino Mega 2560 Rev3 dan desain PCB EEG, seperti terlihat pada Gambar. 3 sampai Gambar. 10. Adapun urutan lapisan tembaga dari desain PCB empat layer adalah Top Layer (lapisan PCB di permukaan atas), Internal Layer 1 (lapisan PCB di bawah Top Layer), Internal Layer 2 (lapisan PCB dibawah Internal Layer 1), dan Bottom Layer (lapisan PCB di permukaan bawah) [7].


Pada PCB multi-layer terdapat beberapa jenis lubang PTH yang disebut via. Via secara khusus digunakan sebagai sarana interkoneksi antara layer saja. Gambar. 2 menunjukkan jenis jenis via.




Gambar. 2. Jenis Via

- 1) *Through-hole via*
Merupakan via menembus PCB.
- 2) *Buried via*
Merupakan via yang tertanam dalam PCB.
- 3) *Blind via*
Merupakan via yang salah satu sisi lubang saja yang berada di permukaan PCB.


Desain yang digunakan pada penelitian ini dikategorikan menjadi empat desain, yaitu: desain yang menggunakan ukuran diameter lubang via 0.3 mm, via 0.35 mm, via 0.4 mm, 0.6 mm dan 0.7 mm. Pada penelitian ini untuk ukuran via 0.3 mm dibuat sebanyak empat unit, ukuran via 0.35 mm dibuat sebanyak enam unit, ukuran via 0.4 mm sebanyak empat unit, ukuran via 0.6 mm sebanyak dua unit, dan ukuran via 0.7 mm sebanyak tiga unit, dengan total PCB yang akan dibuat sebanyak 19 pcs, seperti terlihat pada Tabel I. Pada penelitian ini, jenis via yang digunakan adalah through-hole via dapat dilihat pada Gambar. 2. Adapun penentuan jumlah via dan unit PCB yang dibuat adalah berdasarkan ketersediaan bahan habis di TFME.




Gambar. 3. Desain Arduino Mega Rev3 Top Layer (layer 1)




Gambar. 4. Desain Arduino Mega Rev3 Internal Layer 1 (layer 2)




Gambar. 5. Desain Arduino Mega Rev3 Internal Layer 2 (layer 3)




Gambar. 6. Desain Arduino Mega Rev3 Bottom Layer (layer 4)




Gambar. 7. Desain EEG Top Layer (layer 1)



Gambar. 8. Desain EEG Internal layer 1 (layer 2)



Gambar. 9. Desain EEG Internal layer 2 (layer 3)




Gambar. 10. Desain EEG Bottom Layer (layer 4)

TABLE I
TOTAL PRODUKSI

Desain	Via (mm)	Jumlah (pcs)
Arduino Mega	0.3	4
	0.4	4
	0.6	2
	0.7	3
EEG	0.35	6
	Total	19

C. Proses Stacking

Proses stacking bertujuan untuk mensejajarkan posisi masing masing material yang akan menjadi bagian dari PCB empat layer. Yaitu PCB single layer, prepreg dan PCB double layer. Oleh karena itu, untuk mencapai kesejajaran posisi antar layer, pada penelitian ini kami menggunakan lubang yang diletakkan pada setiap sudut PCB doule layer. Lubang ini akan digunakan sebagai referensi koordinat ketika proses pengeboran. Dengan ketentuan lubang ini harus tetap terlihat dari permukaan setelah PCB melalui proses pressing. Hal ini bertujuan agar ketika proses pengeboran, mesin bor yang dilengkapi kamera tetap dapat mendeteksi lubang referensi tersebut. Ilustrasi lubang referensi ini dapat dilihat pada Gambar. 11.



Gambar. 11. Ilustrasi lubang referensi

D. Proses Pressing

Proses pressing bertujuan untuk menyatukan atau merekatkan layer material yang telah disusun. Pada penelitian ini ketentuan yang harus dipenuhi sebelum melakukan proses pressing adalah pola jalur tembaga pada inner layer atau disebut juga layer 2 dan 3 yang terbuat dari PCB double layer sudah terbentuk, seperti juga terlihat pada Gambar. 11.

E. Pengujian

Pengujian pada penelitian ini akan berfokus pada kesesuaian koneksi jalur tembaga terhadap desain dan pengecekan visual kesejajaran antar layer. Pengujian kesesuaian koneksi jalur tembaga terhadap desain menggunakan mesin flying probe. Mesin ini berfungsi untuk memeriksa setiap koneksi pada PCB dengan desain PCB sebagai referensinya. Adapun hasil pengujian mesin flying probe adalah berupa keterangan error jika ada jalur tembaga yang tidak tersambung (putus).

Pengecekan visual kesejajaran antar layer dilakukan dengan cara inspeksi visual Gambar. PCB empat layer, dimana Gambar. tersebut diambil menggunakan mesin X-ray. Pada penelitian ini, kelayakan kesejajaran antara layer tidak mengacu pada standar tertentu. Pada penelitian ini PCB empat layer dianggap layak jika ketidaksejajaran antara layer mengakibatkan jalur tembaga terhubung ke jalur tembaga lain yang seharusnya tidak terhubung.

F. Kemampuan Produksi

Untuk mengukur kemampuan manufaktur PCB empat layer di TFME, kami menggunakan formula sederhana yang membandingkan jumlah total produksi PCB terhadap hasil produksi yang masuk kategori bagus atau layak. Kriteria layak atau tidaknya PCB empat layer pada penelitian ini adalah kesejajaran antar layer dan kesinambungan jalur tembaga. Adapun formula yang digunakan adalah:


$$Y = \frac{A}{T} \times 100\% \tag{1}$$

Dimana:

- Y adalah persentase Kemampuan Produksi.
- A adalah total produk dengan kategori layak
- T adalah total produksi

G. Proses Manufaktur PCB empat layer


Tahap ini menjelaskan secara berurutan proses manufaktur PCB empat layer yang dilakukan di TFME. Proses manufaktur dilakukan setelah desain PCB selesai dirancang [8], [9], [10]. Diagram alir proses manufaktur PCB empat layer dapat dilihat pada Gambar. 12.




Gambar. 12. Diagram alir manufaktur PCB empat layer

III. HASIL DAN PEMBAHASAN


Berikut adalah contoh PCB empat layer yang telah dibuat, ditunjukkan oleh Gambar. 13. sampai Gambar. 15.



Gambar. 13. PCB empat layer desain Arduino Mega 2560 Rev3




Gambar. 14. PCB empat layer desain EEG Top Layer




Gambar. 15. PCB empat layer desain EEG Bottom Layer

Untuk mendeteksi keberadaan lapisan tembaga disetiap layer, kami melakukan proses vertical cross section atau penampang melintang secara vertikal dari PCB empat layer yang telah dibuat. Gambar. 16. merupakan contoh Gambar. penampang melintang, dimana pada Gambar. tersebut terlihat lapisan tembaga pada masing masing layer.



Gambar. 16. Vertical cross section

Gambar. 17 menunjukkan salah satu contoh Gambar. x-ray PCB empat layer. Dari Gambar 17. x-ray yang diperoleh menunjukkan kesejajaran antara layer adalah layak.



Gambar. 17. Gambar. X-ray PCB empat layer

Tabel II menunjukkan hasil pengujian interkoneksi antara jalur tembaga pada semua desain PCB yang telah dibuat menggunakan mesin, dengan total sebanyak 19 unit.

TABLE II
TOTAL PRODUKSI

Desain	Via (mm)	Jumlah Jalur tembaga putus	Kriteria
Arduino Mega PCB 1	0.3	14	Tidak layak
Arduino Mega PCB 2	0.3	59	Tidak layak
Arduino Mega PCB 3	0.3	29	Tidak layak
Arduino Mega PCB 4	0.3	52	Tidak layak
Arduino Mega PCB 5	0.4	81	Tidak layak
Arduino Mega PCB 6	0.4	62	Tidak layak
Arduino Mega PCB 7	0.4	88	Tidak layak
Arduino Mega PCB 8	0.4	61	Tidak layak
Arduino Mega PCB 9	0.6	3	Tidak layak
Arduino Mega PCB 10	0.6	38	Tidak layak
Arduino Mega PCB 11	0.7	0	Layak
Arduino Mega PCB 12	0.7	0	Layak
Arduino Mega PCB 13	0.7	0	Layak
EEG PCB 1	0.35	2	Tidak layak
EEG PCB 2	0.35	1	Tidak layak
EEG PCB 3	0.35	3	Tidak layak
EEG PCB 4	0.35	2	Tidak layak
EEG PCB 5	0.35	0	Layak
EEG PCB 6	0.35	0	Layak

Total PCB Layak

5

Untuk melakukan validasi terhadap hasil pengujian mesin flying probe, peneliti melakukan pengambilan Hasil vertical cross section dari koneksi via yang terindikasi putus. Gambar. 18 menunjukkan salah satu vertical cross section pada via untuk jalur tembaga yang terindikasi putus, dimana pada dinding lubang via terlihat tidak ada tembaga, sehingga tembaga antara layer tidak terhubung.



Gambar. 18. Koneksi via putus

Gambar. 18 juga membuktikan bahwa hasil pengecekan mesin flying probe yang ditunjukkan pada Tabel 2 adalah benar. Hal ini dikarenakan untuk hasil pengujian yang terindikasi putus, PTH pada via tidak terlapisi dengan tembaga.

Dari Tabel I dapat ditentukan nilai total produksi (T) yaitu 19, sedangkan dari Tabel II dapat ditentukan nilai total PCB layak (A) yaitu 5, maka kemampuan produksi (Y) TFME dalam membuat PCB multi-layer dapat ditentukan dengan menerapkan Eq. 1 yaitu:

$$\text{Kemampuan Produksi} = \frac{5}{19} \times 100\%$$

$$\text{Kemampuan Produksi} = 26,32\%$$

Dari hasil perhitungan Kemampuan Produksi diketahui bahwa kemampuan TFME dalam membuat PCB multi-layer cukup rendah yaitu sebesar 26,32%. Hal ini mengindikasikan bahwa TFME memiliki kemampuan untuk membuat PCB multi-layer dan potensi untuk peningkatan kualitas produk dan proses pembuatan PCB multi-layer. Berdasarkan hasil observasi selama proses manufaktur PCB multi-layer, hal hal yang memiliki potensi untuk ditingkatkan adalah pada proses pressing dan stacking dengan cara menjaga kestabilan parameter pada proses tersebut. Selain itu jika dilihat dari Tabel II kriteria PCB multi-layer yang tidak layak dikarenakan ada jalur tembaga yang putus. Jumlah jalur tembaga yang putus ini terdapat di jalur tembaga pada permukaan PCB dan pada tembaga di dinding lubang via (hasil dari proses plating). Oleh karena itu perlu ditingkatkan kualitas proses etching dan proses plating pada pembuatan PCB multi-layer.

IV. KESIMPULAN

Dari hasil penelitian yang telah dilakukan, disimpulkan bahwa proses manufaktur PCB empat layer telah dilakukan dan tidak terdapat cacat void atau udara terperangkap di dalam PCB, serta kesejajaran antar layer relatif baik. Selain itu berdasarkan tabel II, tingkat keberhasilan interkoneksi antara jalur tembaga menggunakan ukuran via 0.7 mm adalah 100% terkoneksi dengan baik, dengan jumlah PCB empat layer tiga

unit. Dari tabel 2 juga dapat ditentukan bahwa kemampuan produksi PCB empat layer di TFME adalah sebesar 26,32% dari total produksi sebanyak 19-unit PCB empat layer.

REFERENSI

- [1] T. Laisupannawong, B. Intiyot, and C. Jeenanunta, "Mixed-integer linear programming model and heuristic for short-term scheduling of pressing process in multi-layer printed circuit board manufacturing," *Mathematics*, vol. 9, no. 6, Mar. 2021, doi: 10.3390/math9060653.
- [2] G. Avitabile, A. Florio, V. L. Gallo, A. Pali, and L. Forni, "An Optimization Framework for the Design of High-Speed PCB VIAs," *Electronics (Switzerland)*, vol. 11, no. 3, Feb. 2022, doi: 10.3390/electronics11030475.
- [3] N. Bhavsar Bharat Electronics Limited, M. Bhat, N. R. Bhavsar, H. P. Shinde, C. Pune, and T. Specialist, "Determination of Mechanical Properties of PCB," 2014. [Online]. Available: <https://www.researchgate.net/publication/339498584>
- [4] P. E. Orlov, T. R. Gazizov, V. R. Sharafutdinov, and I. F. Kalimulin, "Optimization of Stack Parameters of Multi-layer PCB for Circuits with Redundancy by Genetic Algorithm," 2017.
- [5] P. Nothdurft, G. Riess, and W. Kern, "Copper/epoxy joints in printed circuit boards: Manufacturing and interfacial failure mechanisms," *Materials*, vol. 12, no. 3. MDPI AG, Feb. 12, 2019. doi: 10.3390/ma12030550.
- [6] M. Serhan *et al.*, "Total iron measurement in human serum with a smartphone," in *AICHE Annual Meeting, Conference Proceedings*, American Institute of Chemical Engineers, 2019. doi: 10.1039/x0xx00000x.
- [7] E. Monier-Vinard, N. Laraqi, C. T. Dia, M. N. Nguyen, and V. Bissuel, "Analytical modeling of multi-layered Printed Circuit Board dedicated to electronic component thermal characterization," *Solid State Electron*, vol. 103, pp. 30–39, 2015, doi: 10.1016/j.sse.2014.09.004.
- [8] D. H. Kim, S. J. Joo, D. O. Kwak, and H. S. Kim, "Warp Simulation of a Multilayer Printed Circuit Board and Microelectronic Package Using the Anisotropic Viscoelastic Shell Modeling Technique That Considers the Initial Warp," *IEEE Trans Compon Packaging Manuf Technol*, vol. 6, no. 11, pp. 1667–1676, Nov. 2016, doi: 10.1109/TCPMT.2016.2612637.
- [9] S. Andreev, N. Spasova, and D. Chikurtev, "Investigations on Heat Extraction in Multilayer PCB Structures," in *2018 IEEE 27th International Scientific Conference Electronics, ET 2018 - Proceedings*, Institute of Electrical and Electronics Engineers Inc., Nov. 2018. doi: 10.1109/ET.2018.8549638.
- [10] V. Octowinandi *et al.*, "Evaluasi Kualitas pada PCB Hasil Proses Immersion Tin," *Journal Of Applied Electrical Engineering*, vol. 7, pp. 48–53, Jun. 2023.